THÔNG BÁO KẾT QUẢ VÒNG Ý TƯỞNG – CUỘC THI THIẾT KẾ VI MẠCH UIT LẦN II

Nguyễn Thành Nhân

Sau quá trình đánh giá kĩ lưỡng từ Ban Giám Khảo, với các tiêu chí về tính mới, tính hữu ích, tính khả thi, và hiệu quả trình bày, BTC xin chúc mừng các đội thi đã xuất sắc vượt qua vòng ý tưởng của cuộc thi Thiết kế Vi mạch UIT lần thứ II – chủ đề “Thành phố xanh và thông minh (Green-Smart City)” 🌱🌏

🔥 Các đội được chọn đã thể hiện:
✨ Những giải pháp sáng tạo, hướng đến tính ứng dụng cao
🧠 Tư duy thiết kế logic, khả năng giải quyết vấn đề thực tiễn
🎯 Sự chuyên nghiệp trong việc trình bày và làm việc nhóm

Các đề tài đã xuất sắc vượt qua vòng ý tưởng gồm:

ĐT1: Thiết kế Bộ phát tín hiểu phát hiện Tai nạn giao thông

PHÂN MỨC TÍN HIỆU KHI PHÁT HIỆN TAI NẠN GIAO THÔNG Download

ĐT2: THIẾT KẾ VI MẠCH XỬ LÝ NHIỄU TÍN HIỆU CẢM BIẾN MÔI TRƯỜNG CHO ĐÔ THỊ XANH

THIẾT KẾ VI MẠCH XỬ LÝ NHIỄU TÍN HIỆU CẢM BIẾN MÔI TRƯỜNG CHO ĐÔ THỊ XANH Download

ĐT3: Thiết kế ASIC tạo chữ ký số lấy cảm hứng từ Dilithium (Dùng vector – ma trận đơn giản)

ĐT4: Bộ lọc nhiễu trung bình động tiết kiệm năng lượng

ĐT5: Thiết kế lõi Mã Hóa ASCON Tối Ưu cho Thiết Bị IoT

LÕI MÃ HÓA ASCON TỐI ƯU CHO THIẾT BỊ IOT Download

ĐT6: Hệ thống nhận diện cử chỉ tay sử dụng FPGA phục vụ điều khiển thiết bị công cộng không chạm trong đô thị xanh thông minh

Hệ thống nhận diện cử chỉ tay sử dụng FPGA phục vụ điều khiển thiết bị công cộng không chạm trong đô thị xanh thông minh Download

ĐT7: FlexAI-1D: Bộ gia tốc AI có thể cấu hình, tiêu thụ điện năng thấp và tốc độ cao cho xử lý đa mô hình mạng CNN 1 chiều trong giám sát chuỗi thời gian đô thị (SoC trên FPGA)

FlexAi Download

ĐT8: Thiết kế SoC RISC-V tích hợp bộ tăng tốc và mã hóa AES-128 phục vụ mã hóa dữ liệu quẹt thẻ RFID trong hệ thống đô thị

Thiết kế SoC RISC-V tích hợp bộ tăng tốc và mã hóa AES-128 phục vụ mã hóa dữ liệu quẹt thẻ RFID trong hệ thống đô THỊDownload

ĐT9: Thiết kế và đánh giá thuật toán SHA3 – 256 tối ưu trên FPGA

THIẾT KẾ VÀ ĐÁNH GIÁ THUẬT TOÁN SHA3-256 TỐI ƯU TRÊN FPGA Download

ĐT10: Thiết kế SoC tích hợp RISC-V và bộ đồng xử lý thần kinh (SNN) có khả năng học theo thời gian thực ứng dụng trong thiết bị phát hiện nồng độ cồn gắn trên phương tiện cá nhân.

Thiết kế SoC tích hợp RISC-V và bộ đồng xử lý thần kinh có khả năng học theo thời gian thực ứng dụng trong thiết bị phát hiện nồng độ cồn gắn trên phương tiện cá nhân Download

👉 Các đội hãy kiểm tra hộp thư thường xuyên để không bỏ lỡ các thông báo quan trọng từ BTC.

💪 Hành trình tiếp theo với nhiều thử thách hấp dẫn và cơ hội trải nghiệm thực tế đang chờ các bạn!

Hãy sẵn sàng bước vào giai đoạn thiết kế – triển khai cùng sự đồng hành của đội ngũ mentor giàu kinh nghiệm và các buổi training chuyên sâu từ BTC!

🌟 Một lần nữa, xin được chúc mừng tất cả các đội đã bước vào vòng tiếp theo – cùng nhau xây dựng những thành phố xanh – thông minh bằng chính khối óc công nghệ của sinh viên Việt Nam!