SHTP-IC (Vườn Ươm Doanh nghiệp Công nghệ Cao – Khu Công nghệ Cao TP.HCM) Phối hợp cùng ASICLAB trân trọng thông báo đến Quý Thầy Cô và các bạn Sinh viên về Seminar chuyên sâu lần thứ 2 năm 2025, với chủ đề tập trung vào Quy trình kiểm thử vi mạch và năng lực đo kiểm thực tế trong môi trường công nghiệp.
CHỦ ĐỀ:
KIỂM THỬ VI MẠCH: Quy trình kiểm tra giao tiếp các IP tốc độ cao sau chế tạo
Thời gian: 09:30 – 11:30, Thứ Tư, ngày 15/10/2025
Địa điểm: Phòng C104, Tòa nhà C – Trường Đại học Công nghệ Thông tin, ĐHQG TP.HCM
CHUYÊN GIA DIỄN GIẢ:
TS. Nguyễn Minh Sơn – Trưởng Khoa KTMT, UIT
Cùng Nghiên cứu viên – Phòng Nghiên cứu Thiết kế Vi mạch Chuyên dụng (ASICLAB @ UIT)
NỘI DUNG NỔI BẬT:
Phân tích những thách thức thực tế trong kiểm thử giao tiếp của các IP tốc độ cao trên chip vật lý.
Trình bày Quy trình kiểm thử chuẩn mực đảm bảo chất lượng và độ tin cậy của giao tiếp giữa các khối IP sau chế tạo.
Demo thực tế các bài test hiệu năng trên hệ thống đo kiểm tại ASIC LAB.
Thảo luận và trao đổi trực tiếp cùng chuyên gia.
ĐÂY LÀ CƠ HỘI HỌC TẬP ĐỂ:
Tiếp cận quy trình kiểm thử chip công nghiệp đang được áp dụng trong các trung tâm R&D hiện nay.
Tận mắt tìm hiểu về các thiết bị đo kiểm tiên tiến đang vận hành tại ASIC LAB.
Mở rộng hiểu biết chuyên sâu về Post-Silicon Validation.
ĐỐI TƯỢNG THAM DỰ: Sinh viên, giảng viên, nghiên cứu viên, và kỹ sư quan tâm đến lĩnh vực Thiết kế và Kiểm thử Vi mạch, đặc biệt là các quy trình kiểm tra sau chế tạo đối với các giao thức IP tốc độ cao.
ĐĂNG KÝ THAM DỰ NGAY: https://forms.gle/1wqHgeopCeDqfVuy5
